

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-315705
 (43)Date of publication of application : 14.11.2000

(51)Int.CI.

H01L 21/60

(21)Application number : 11-125306

(71)Applicant : TOPPAN FORMS CO LTD

(22)Date of filing : 30.04.1999


(72)Inventor : KODAMA KAZUNARI
ENDO YASUHIRO

(54) IC BARE CHIP MOUNTING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To simplify the manufacturing process of the materials and a wiring board with which a bump can be mounted on a circuit without providing the bump on the terminal part of an IC bare chip when the IC bare chip is mounted on the circuit.

SOLUTION: A conductive bonding material is applied by a printing method to the connecting part of the terminal 4 of the IC bare chip 3 in the circuit 1 which is formed on a substrate 2 in advance, an insulating bonding material is applied by a printing method on the insulating part of the position A where the IC bare chip is mounted, and after the IC bare chip 3 has been arranged, it is mounted by performing thermocompression bonding from above the IC bare chip 3.



LEGAL STATUS

[Date of request for examination] 30.09.2003

[Date of sending the examiner's decision of rejection] 12.04.2005

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C) 1998,2003 Japan Patent Office

BEST AVAILABLE COPY

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-315705

(P 2 0 0 0 - 3 1 5 7 0 5 A)

(43) 公開日 平成12年11月14日 (2000.11.14)

(51) Int.Cl.
H01L 21/60

識別記号
311

F I
H01L 21/60

311
S 5F044

マーク (参考)

審査請求 未請求 請求項の数 1 OL (全 5 頁)

(21) 出願番号 特願平11-125306
(22) 出願日 平成11年4月30日 (1999.4.30)


(71) 出願人 000110217
トッパン・フォームズ株式会社
東京都千代田区神田駿河台1丁目6番地
(72) 発明者 岐玉 一成
東京都八王子市大和田町3-18-15
(72) 発明者 遠藤 康博
東京都八王子市子安町4-15-1-305
(74) 代理人 100062225
弁理士 秋元 輝雄
Fターム(参考) 5F044 KK01 LL07 LL11 QQ06

(54) 【発明の名称】 I C ベアチップの実装方法

(57) 【要約】

【課題】 I C ベアチップを回路に実装するに際して予めバンプを I C ベアチップの端子部分に設けることなく回路に実装できるようにし、 I C ベアチップを回路に実装してなる機材や配線板の製造工程を簡単にコストを下げるようとする。

【解決手段】 基材 2 上に予め形成された回路 2 における I C ベアチップ 3 の端子 4 との接続部に導電性接着物質を印刷法により塗布するとともに、 I C ベアチップ実装位置 A 中の絶縁部に絶縁性接着物質を印刷法により塗布し、 I C ベアチップ 3 の配置後に該 I C ベアチップ 3 の上から熱圧着して実装する。



BEST AVAILABLE COPY

【特許請求の範囲】

【請求項1】基材上の回路にICペアチップを実装するにあたり、基材上に予め形成された回路におけるICペアチップの端子との接続部に導電性接着物質を印刷法により塗布するとともに、ICペアチップ実装位置中の絶縁部に絶縁性接着物質を印刷法により塗布し、ICペアチップの配置後に該ICペアチップの上から熱圧着して実装することを特徴とするICペアチップの実装方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は予め端子部分にパンプを形成していないICペアチップでも回路基板などに接続して、信頼性のある接続を行なえるようにしたICペアチップの実装方法に関するものであり、例えば、非接触ICタグのアンテナ形成を始めとするRF-ID (Radio Frequency Identification) 用途機材、各種電気機器用のプリント配線板などに利用することのできるICペアチップの実装方法に関するものである。

【0002】

【発明が解決しようとする課題】従来からICペアチップを回路に実装する場合には、ICペアチップの端子部分に予めパンプを形成しておく必要があって、前記パンプを端子部分に有した状態でICペアチップを回路に実装していた。このために工程が増えることにより加工コストがかかること、およびパンプが安定に形成されているかどうかによって回路接続の歩留まりが影響されることなどの問題がある。また現在のパンプ形成法ではパンプの高さや幅が必ずしも一定にならないために接続信頼性を向上し難いという欠点があった。そこで、本発明はICペアチップを回路に実装するに際して予めパンプをICペアチップの端子部分に設けることなく回路に実装できるようにすることを課題とし、ICペアチップを回路に実装してなる機材や配線板の製造工程を簡単にしてコストを下げるようにすることを目的とする。

【0003】

【課題を解決するための手段】本発明は上記課題を考慮してなされたもので、基材上の回路にICペアチップを実装するにあたり、基材上に予め形成された回路におけるICペアチップの端子との接続部に導電性接着物質を印刷法により塗布するとともに、ICペアチップ実装位置中の絶縁部に絶縁性接着物質を印刷法により塗布し、ICペアチップの配置後に該ICペアチップの上から熱圧着して実装することを特徴とするICペアチップの実装方法を提供して、上記課題を解消するものである。

【0004】

【発明の実施の形態】つぎに本発明を実施の形態に基づいて詳細に説明する。本発明は、ICペアチップが基材上で配置されることになる実装位置中について、回路を形成した基材上に、ICペアチップ側の端子と対応する

端子部分には導電性を有する接着物質(A)を、端子のない部分には絶縁性を有する接着物質(B)をそれぞれ印刷法で形成し、その上からICペアチップを基板側に對して熱圧着することで接着し、チップの位置固定と接続信頼性を得るようにするものである。基材としては、ガラス繊維、アルミナ繊維、ポリエステル繊維、ポリアミド繊維等の無機または有機繊維からなる織布、不織布、マット、紙あるいはこれらを組み合わせたもの、あるいはこれらに樹脂ワニスを含浸させて成形した複合基材、ポリアミド系樹脂基材、ポリエステル系樹脂基材、ポリプロピレン系樹脂基材、ポリイミド系樹脂基材、エチレン・ビニルアルコール共重合体基材、ポリビニルアルコール系樹脂基材、ポリ塩化ビニル系樹脂基材、ポリ塩化ビニリデン系樹脂基材、ポリスチレン系樹脂基材、ポリカーボネート系樹脂基材、アクリロニトリルブタジエンスチレン共重合系樹脂基材、ポリエーテルスルホン系樹脂基材などのプラスチック基材、あるいはこれらにコロナ放電処理、プラズマ処理、紫外線照射処理、電子線照射処理、フレームプラズマ処理およびオゾン処理などの表面処理を施したもの、などの公知のものを用いることが出来る。基材上の回路形成については、金属エッチング、金属巻線溶着、金属蒸着膜転写、金属薄膜テープ貼付、導電性ペースト印刷などの公知の方法で行なうことが出来る。

【0005】本発明の方法において用いる導電性接着物質(A)、絶縁性接着物質(B)は、熱圧着時に揮発成分がほとんど出ないもので、熱処理後にICペアチップとの接着性がよく発現し、実装後の信頼性、例えば、耐衝撃性、耐水性、耐湿性、耐熱性などを保持するものから選択する。また、形態保持の点からは架橋構造を有しているもの、または熱処理により架橋構造を形成するものが好ましい。

【0006】上記導電性接着物質(A)は、ICペアチップの端子との導電接続性を保証するものであるから、導電性粒子とバインダーとなる樹脂を必須成分として含み、かつ基材上の回路とICペアチップの端子の金属との接着性が共に強い導電ペーストを用いることが好ましい。導電性粒子としては、金属粉末、とりわけ銀粉末が代表的である。銀以外の導電性金属、たとえば金、白金、銅、ニッケル、コバルト、パラジウム、ロジウムなどを用いてもよい。上記絶縁性接着物質(B)は、接着によるICペアチップの位置固定と、導電接続部同士の短絡を防ぎ、さらに外的衝撃から導電接続部の保護という働きをもつために、金属、基材、基材上の回路部いずれにも接着性が高く、絶縁性に優れ、しかも熱衝撃や物理衝撃などからくる応力ひずみが吸収できるような樹脂を含むことが好ましい。樹脂単独で絶縁が達成されにくい場合には、絶縁性フライヤー、例えばシリカ、アルミニウム、ガラス、タルク、ゴムなどを添加してもよい。

【0007】導電性接着物質(A)、あるいは絶縁性接

着物質（B）の必須成分となる樹脂は、公知の熱可塑性樹脂あるいは熱硬化性樹脂、またはその両方を用いることが出来る。熱可塑性樹脂は、例示すれば、ポリエチレン、ポリプロピレン、ポリスチレン、ABS樹脂、ポリメタクリル酸メチル、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリ酢酸ビニル、ポリビニルアルコール、ポリアセタール、ポリカーボネート、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリフェニレンオキサイド、ポリスルフォン、ポリイミド、ポリエーテルスルфон、ポリアリレート、ポリエーテルエーテルケトン、ポリ4フッ化エチレン、シリコーン樹脂などが挙げられ、一種または二種以上の組み合わせも可能であるがこれらに限定されない。

【0008】熱硬化性樹脂組成物は、硬化時に揮発成分を発生しない反応をするものから選ばれ、例示すれば、

(1) ビスフェノールAやビスフェノールFのグリジル化合物や、3、4-エポキシシクロヘキシルメチル-3、4-エポキシシクロヘキシカルボキシレートに代表される液状エポキシ樹脂と、アミノ化合物、フェノール化合物、酸無水物化合物、有機酸化合物あるいはオニウム塩化合物

(2) 1,1-ビス(4-シアナートフェニル)エタンに代表される液状シアン酸エステル樹脂と、金属塩触媒

(3) ビスマレイミド類またはビスマレイミド類とジアミン化合物との付加重合物と、アミノ化合物、アリル化合物あるいはラジカル発生剤

(4) ジアリルフタレートに代表される液状アリル化合物と、アミノ化合物あるいはラジカル発生剤

(5) トリアリルイソシアヌレートあるいはトリアリルシアヌレートと、アミノ化合物あるいは過酸化物

(6) ポリエチレングリコール、ヘキサメチレングリコール、グリセリンに代表される多価活性水素化合物と、イソシアネート化合物

(7) ポリエチレングリコールジアクリレート、トリメチロールプロパンアルキレンオキシド変性トリアクリレートなどに代表される、液状アクリレート化合物と、ラジカル発生剤

(8) ビニル基含有液状ポリオレフィンと、ラジカル発生剤

(9) ビニルシラン化合物とSIH基を有する化合物と、白金触媒

等が挙げられるが、これらに限定されない。

【0009】導電性接着物質（A）、絶縁性接着物質（B）は、ICペアチップの熱圧着の前に溶剤を除くことが可能ならば、その溶剤を含んでいてもよい。添加溶剤は、公知のものが使用可能である。ただし硬化反応の後に系内への残存を避けるため、沸点は250℃以下が好ましい。例えば、トルエン、シクロヘキサン、メチルシクロヘキサン、n-ヘキサン、ペンタンなどの炭化水素溶媒、イソプロピルアルコール、ブチルアルコールな

どのアルコール類、シクロヘキサン、メチルエチルケトン、メチルイソブチルケトン、ジエチルケトン、イソホロンなどのケトン類、酢酸エチル、酢酸プロピル、酢酸ブチルなどのエステル類、エチレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、ジエチレングリコールモノメチルエーテル、3-メトキシ-3-メチルブチルアセテートなどのグリコールモノエーテル類およびそれらのアセテート化物、さらに以上挙げた溶剤の1種ないしは2種以上の混合系が用いられる。

【0010】また、あらかじめチップ搭載する前に、加熱、電磁波照射あるいは電子線照射などにより半硬化の状態にしておいてもよく、可視光から紫外線にかけての波長域の光照射を用いる場合は、公知の光硬化性樹脂組成物を添加する。例示すれば、エポキシ樹脂と光カチオン発生剤、アクリレート樹脂と光ラジカル発生剤の組合せなどである。さらに、離型剤、表面処理剤、充填剤、顔料、染料等の公知の添加剤を加えても良い。離型剤としてはワックス類、ステアリン酸亜鉛等を、表面処理剤としてはシランカップリング剤を挙げることができる。充填剤としてはシリカ、アルミナ、タルク、クレー等を挙げることが出来る。

【0011】上記導電性接着物質（A）、絶縁性接着物質（B）は、それぞれの各成分を混合することにより、均一化したワニス、あるいはさらにニーダー、3本ロールなどの公知な適当な方法で混練して均一分散せしめたものとして得られ、印刷時に基材が劣化しない温度範囲で粘稠な液状であるように調整する。これを、印刷法で回路形成後の基材上に塗工する。印刷法は公知の方法で行われるが、スクリーン印刷法が特に望ましい。また、これらの接着物質（A）、（B）は、チップ実装時の最終的な熱圧着条件、望ましくは40～250℃の温度範囲内で0.1～120秒の時間範囲内に0.1～0.5MPaの圧力範囲内でICチップ接続を固定化するよう反応性を調整する。

【0012】つぎに実装方法の一例を具体的に図を用いて説明する。図1および図2の説明（図2は、図1の実装位置を横断面にて簡略化して示したものである。）

表面に回路1を形成した基材2におけるICペアチップ3の実装位置A中に対して以下、（イ）（ロ）（ハ）（二）（ホ）を行なう。

（イ）回路1を基材2に形成する（図1（イ）、図2（イ））。

（ロ）ICペアチップ3の端子4（ここでは二ヶ所）が当たる部分を除いて上記絶縁性接着物質（B）を用いて絶縁接着部5を印刷法により塗布形成する（図1

（ロ）、図2（ロ））。この絶縁接着部5に対してはつきの工程に移る前に、加熱、電磁波照射あるいは電子線照射などの処理を行ってもよいし、そのまま次工程に移ってもよい。

(ハ) ICペアチップ3の端子4に必ず当たるように導電性接着物質(A)を用いて端子接着部6を印刷法により上記回路1に対して上記絶縁接着部5より厚肉にして塗布形成する(回路からの絶縁接着部の高さd<回路からの端子接着部の高さd') (図1(ハ)、図2

(ハ))。前記端子接着部6に対してはつぎの工程に移る前に、加熱、電磁波照射あるいは電子線照射などの処理を行ってもよいし、そのまま次工程に移ってもよい。いずれにしてもつぎの工程に進む前に揮発成分が極力除かれていなければならない。

(二) ICペアチップ3を上記(ロ) (ハ)で塗布形成した絶縁接着部5、端子接着部6の位置に合わせて適当な方法で置く(図1(二)、図2(二))。

(ホ) 適当な装置を用いてICペアチップ3を熱圧着Bする(図1(ホ)、図2(ホ))。望ましくは上記接着部5、6が40~250°Cの温度範囲内で0.1~120秒の時間範囲内に0.1~0.5MPaの圧力範囲内に収まる条件で行う。熱圧着の後さらに反応を完結させるために、加熱、あるいは電磁波照射による後硬化を行ってもよい。

以上によりICペアチップ3の実装が完了される(図2(ヘ))。なお、ICペアチップ3の実装部を保護するために、本発明の実装後に、実装部全体あるいは一部をボッティング材やコーティング材などで被覆してもよい。

【0013】

【発明の効果】以上説明したように本発明のICペアチップの実装方法によれば、基材上の回路にICペアチップを実装するにあたり、基材上に予め形成された回路におけるICペアチップの端子との接続部に導電性接着物

10 質を印刷法により塗布するとともに、ICペアチップ実装位置中の絶縁部に絶縁性接着物質を印刷法により塗布し、ICペアチップの配置後に該ICペアチップの上から熱圧着して実装することを特徴とするものである。これによって、従来ICペアチップを基材上の回路に実装する上で必須とされていたICペアチップへのバンプ形成が不要になり、このICペアチップを回路に実装した機材や配線板の製造工程を簡素化できる。また、印刷法によりICペアチップと基材との間での端子接続部分や絶縁部分を形成でき、それぞれがチップとの接続と、位置固定および応力緩和の役割を果たすようになるため、アンダーフィル材を改めて使用する必要が無くなる。さらにICペアチップに対してバンプを形成する工程を省くため、ICペアチップ実装の時間効率を高めることが出来るようになるなど、実用性に優れた効果を奏するものである。

【図面の簡単な説明】

【図1】本発明に係るICペアチップの実装方法の一例を示す説明図である。


20 【図2】一例をICペアチップの実装位置での断面で示す説明図である。

【符号の説明】


- 1…回路
- 2…基材
- 3…ICペアチップ
- 4…端子
- 5…絶縁接着部
- 6…端子接着部
- A…実装位置

30

【図1】



【図 2】



BEST AVAILABLE COPY